Copyrightcopy; IFACProgr ammable Devices and Systems,

Ostrava, C-zech Republic, 2003

ELSEVIER IFAC PUBLICATIONS

www .elsevier.com/locateli rae

MICROCONTROLLER BASED PROGRAMMABLE SIGNAL GENERA TOR

Au rei Gontean, Liviu Lucado, Balan Dan

Deparrmem of Applied Elecrronics, 'Politehnica' University Timisoara.

8-dul Vasile Parvan Nr. 2, R0-1900, Romania, gonrean@ee.utt.ro

Abstract: The goal of this paper is to present the final aspects of a mi crocontroller based signal generator project. Initially intended as a custom TV signal generator, the equipment evolved in a general purpose programmable signal generator. The system communicates with dedicated software located on a PC or notebook. The communication with the PC is ensured via the parallel printer port.

Copyrighr copy; 2003 JFAC

Keywords: microprocessor, signal synthesis, samples, D/A converter, static RAM.

1. INTRODUCTION

The initial design (Gontean , 2001) was used to test and evalu ate the behaviour of chroma and deflection stages in TV sets and their respon se to disturbances. These distortions make that in the output signal lines can appear shorter than the standard . The versatility of the full digital solution allowed an improved design. The result is a full programmable signal generator, capable of any signal synthesis. Using two fast 16 Mbit SRAMs, any shape up to 4M x 254 points with a 40 MHz clock may be generated (Gontean, 2002). The customTV signal generation is a particular case for the capabilities of this equipment.

2. SYSTEM REQUIREMENTS

When acting as a video signal generator , the equipment provides multistandard video signals (PAL. NTSC and SECAM). The following parameters are programmabl e:

• the number of lines per frame;
• the number of lines from field to field ;
• two different jitter modes;
• adjustable rise time;
• adjustable burst and video amplitude;
• adjustable amplitude for H-synchronisation and V-synchronisation signal s;

In the specific design, the SDA6000 (with a Cl66

core) was used (Infineon, 2000). For testing the software, the board was provided with a socket for EPROM/SRAM modules. For further software developments, the board has also a JTAG connector which allows a program to be downloaded into the microcontroller#39;s program memory .

1. HARDWARE OVERVIEW

The main element of the block diagram is the SDA 6000 (figure 1}. The microcontroller communicates with the PC via the parall el port, controls reading or writing data from I to the SRAM memory , enabling the DAC at appropriate moment s. The firmware is loaded into a flash memory. The program was written in ANSI C (Tasking, 2000). A 22 bits address counter is used to generate the addresses for SRAM. The write clock frequency is 6 MHz, while the read frequency is 40 MHz. A NAND gate produces a reset signal for counters at a FFH byte. An 8 bit D/A converter (MAXIM 5187) is used. The DAC is disabled when data is written in the SRAM or the read data is FFH .

!a

3 g ::l

sect;

..,

'

1ft

._

,.. ......

..

1#39;-

u .., I ..

u

t! r-#39;

!u::l

0

u

..

m

0 0

1\

lt;

-

-

p; u

1 % N

j] l %

?

'#39;

-r--

'Q#39; ....

lSi

#39;-- !g ..

lt; ._

I I l i#39;

lt;

0

til Q lt;

0

..... s:

ffi ult;C:S

::1.00

11)\D ..,

Q.

0 t il 1

Figure 1. Block diagram of the signal generat or.

1. FUNCTIONAL OVERVIEW

The desired samples are generated using the software located on the PC. A level shifter is required to shift the 5V data (from the parallel port) into the 3.3V data necessary the rnicrocontroller. The STROBE line is used to send a Data Ready signal to the board, to interrupt the SDA6000 - for signalling that valid data is available at the Data lines. The /BUSY line is used for sending an acknowledgement signal from the board to the PC. The DATA lines are used for transmitting the computed samples to the board, to send the end of transmission code and to send the end of process code to the board.

For generating a 64 f..IS TV line, 2560 samples are used. The microcontroller reads every sent sample and generates a strobe clock for the address counters, writing samples into the SRAM until the value of the sample is FFH (figure 2). In this case it stops writing the memory, selects the 40 MHz clock for reading and selects the 0/A converter. The clock frequency for the 0/A converter is the inverted clock from the 40 MHz oscillator. The output ftlter contains two identical circuits, with 6 MHz cut-off frequency. The TV signal is obtained at the filer#39; s outputs. The output signal is available at two BNC connectors (Figure 3).

Figure 2. The DAC and the reset mechanism .

X.. 0 001) Jilt , Q GOO .-to Cl ._, ..... O.fl)

bull;t #39;t·H .. .,.;1 #39;h .. r..bull;amp; t#39; fl#39;?

o...u.bull;f!#39; bull; l! aoo o.. #39; 'c;;.

.- ,

-r- ....

ICJ ,..

Figure 3. DAC output waveforms.

The output of the DAC (200 mV) is amplified and DC shifted (figure 4). The BUF ampHfies the reference voltage supplied by the DAC (1.2 V) and ensures a low impedance output. The AO amplifies and shifts the signal to the correct level (-0.3 V ....

0.7 V). The board and the experimenta l setup are

presented in figures 5 基于单片机的可编程信号发生器

摘 要：本文的目的是介绍基于单片机的信号发生器项目的最终方面。该设备最初用作定制电视信号发生器，是在通用可编程信号发生器中发展起来的。系统与位于PC或笔记本电脑上的专用软件通信。通过并行打印机端口确保与PC的通信。

Copyrighrcopy;2003 JFAC

关键词：微处理器，信号合成，样本，D / A转换器，静态RAM。

1绪论

最初的设计（Gontean，2001）用于测试和评估电视机中色度和偏转阶段的行为及其对干扰的响应。这些失真使得输出信号线看起来比标准短。全数字解决方案的多功能性允许改进设计。结果是一个完整的可编程信号发生器，能够进行任何信号合成。 使用两个快速16 Mbit SRAM，可以生成高达4M x 254点和40MHz时钟的任何形状（Gontean，2002）。定制电视信号生成是该设备功能的特殊情况。

2系统要求

当作为视频信号发生器时，该设备提供多标准视频信号（PAL.NTSC和SECAM）。 以下参数可编程：

bull;每帧的行数;

bull;从一个字段到另一个字段的行数;

bull;两种不同的抖动模式;

bull;上升时间可调;

bull;可调节的突发和视频幅度;

bull;H同步和V同步信号的可调幅度;

在具体设计中，SDA6000（带有Cl66

使用核心（Infineon，2000）。 为了测试软件，该板提供了一个用于EPROM/SRAM模块的插座。 对于进一步的软件开发，电路板还有一个JTAG连接器，可以将程序下载到微控制器的程序存储器中。

3硬件概述

框图的主要元素是SDA 6000（图1）。微控制器通过并行端口与PC通信，控制从I读取或写入数据到SRAM存储器，在适当的时刻启用DAC。固件 加载到闪存中。程序用ANSIC（Tasking，2000）编写.22位地址计数器用于产生SRAM的地址。写时钟频率为6 MHz，读取频率为40 MHz。 与非门为FFH字节的计数器产生复位信号。使用8位D / A转换器（MAXIM 5187）。当数据写入SRAM或读数据为FFH时，DAC禁用。

4功能概述

使用位于PC上的软件生成所需样本。需要一个电平转换器将5V数据（从并行端口）转换为rnicrocontroller所需的3.3V数据。 STROBE线用于向电路板发送数据就绪信号，以中断SDA6000 - 用于发信号通知数据线上有效数据。 / BUSY线用于从电路板向PC发送确认信号。 DATA线用于将计算的样本发送到电路板，发送传输代码的结尾并将处理代码的结束发送到电路板。

为了生成64 f..IS电视线，使用了2560个样本。微控制器读取每个发送的采样并为地址计数器生成选通时钟，将采样写入SRAM，直到采样值为FFH（图2）。在这种情况下，它停止写入存储器，选择40 MHz时钟进行读取并选择0/A转换器。0/A转换器的时钟频率是40 MHz振荡器的反相时钟。输出ftlter包含两个相同的电路，截止频率为6 MHz。电视信号是在滤波器输出端获得的。输出信号可通过两个BNC连接器获得（图3）。DAC的输出（200 mV）被放大并且DC移位（图4）。 BUF可以提供DAC提供的参考电压（1.2 V），并确保低阻抗输出。AO放大并将信号转换到正确的电平（-0.3 V-0.7 V）。

5实验结果

输出信号的波形如图7（单垂直线），图8（灰度）和图9（垂直线）所示。 图10，11和12中显示了相同的图案，因为它们出现在电视监视器上。 图13演示了可编程信号生成的能力：监视器上显示受抖动影响的线路。

6结论

本文介绍了一种生成自定义波形的数字方式。所有的计算都是在一台普通的PC上实现的，几乎没有任务给外部硬件设备。这种布置简化了电路板设计，确保了高度的多功能性和低成本的未来扩展。由于微控制器的低活动性，可以使用各种各样的微控制器。数字方法大大减少了所使用的电路数量：完全可编程的定制电视信号发生器只需要12个集成电路。未来可能的扩展是将设计迁移到USB通信替代方案。

参考文献：

[1] Gontean A.， Lucaciu L.， Balan D.， (2001)， Custom 1Y Signal Generator， IFAC Workshop on Programmable Devices And Systems， PDS 2001， Gliwice， Poland， pp. 45-48.

[2] Gontean A.， Lucaciu L.， Balan D.， (2002)， SyncBox

[3] Generator - Hardware Design ， Proceedings of the Symposium on Electronics and Telecommunications 'Etc. 2002'， Tirnisoara ， Romania， pp. 81-84.

[4] lnfineon Technologies (2000)， SDA6000 Teletext Decoder with Embedded 16-bit Controller M2， User#39;s Manual ， Mtinchen， Germany.

[5] Tasking (2000)， C-166 C Cross-Compiler User#39;s Guide.

基于单片机的信号发生器的设计

摘 要：波形发生器即简易函数信号发生器，是一个能够产生多种波形，如三角波、锯 齿波、方波、 正弦波等波形电路。 函数信号发生器在电路实验和设备仪器中具有十分广泛的用途。通过对函数发生器的原理以及构成分析， 可设计一个能变换出 三角波、锯齿波、方波、正弦波的函数波形发生器。在工业生产和科研中利用函数信号发生器发出的信号，可以对元器件的性能及参数进行测量，还可以对电工和电子产品进行指数验证、参数调整及性能鉴定。常用的信号发生器绝大部分是 由模拟电路构成的，当这种模拟信号发生器用于低频信号输出往往需要的RC值很大，这样不仅参数准确度难以保证，而且体积和功耗都很大，而由数字电路构 成的低频信号发生器，虽然其性能好但体积较大，价格较贵，因此，高精度，宽调幅将成为数字量信号发生器的趋势。

本文介绍的是利用89C52单片机和数模转换器件DAC0832产生所需不同信号的低频信号源，其信号幅度和频率都是可以按要求控制的。文中简要介绍了DAC0832数模转换器的结构原理和使用方法，AT89C52的基础理论，以及与设计电路有关的各种芯片。文中着重介绍了如何利用单片机控制D/A 转换器产生上述信号的硬件电路和软件编程。信号频率幅度也按要求可调。

本设计核心任务是：以 AT89C52为核心，结合 D/A转换器和DAC0832等器件，用仿真软件设计硬件电路，用 C语言编写驱动程序，以实现程序控制产生正弦波、三角波、方波、三种常用低频信号。可以通过键盘选择波形和输入任意频率值。

关键词： AT89C52 单片机 函数波形发生器 DAC0832 方波 三角波 正弦波

1 绪论

单片机是一种集成在电路芯片，是采用超大规模集成电路技术把具有数据处理能力的中央处理器CPU随机存储器RAM、只读存储器 ROM，多种I/O口和中断系统、定时器/计时器等功能（可能还包括显示驱动电路、脉宽调制电路、模拟多路转换器、A/D转换器等电路）集成到一块硅片上构成的一个小而完善的计算机系统。

波形发生器是一种数据信号发生器，在调试硬件时，常常需要加入一些信号，以观察电路工作是否正常。用一般的信号发生器，不但笨重，而且只发一些简单的波形，不能满足需要。例如用户要调试串口通信程序时，就要在计算机上写好一段程序，再用线连接计算机和用户实验板，如果不正常，不知道是通讯线有问题还是程序有问题。用E2000/L 的波形发生器功能，就可以定义串口数据。通过逻辑探勾输出，调试起来简单快捷。

基于单片机的简易波形发生器是一种常用的信号源，它广泛地应用在电子技术实验、自动控制系统和其他科研领域。目前，简易波形发生器的构成方法有很多，例如采用DDS(DirectDigitalSynthesis)型的任意波发生器、采用专用的信号发生芯片MAX03以及传统的8AWG，本设计源于2007年全国大学生电子制作大赛通过分析比较后采用传统的方法来实现多功能波形发生器。借助高性能单片机运算速度高，系统集成度强的优势，设计的这种信号发生器，比以前的数字式信号发生器具有硬件简单，理解及实现起来较容易，该方案的设计思路较为清晰，且容易对频率和幅值进行控制等优点。

低频信号发生器采用单片机波形合成发生器产生高精度，低失真的正弦波电压，可用于校验频率继电器，同步继电器等，也可作为低频变频电源使用。

以单片机为核心设计了一个低频函数信号发生器。信号发生器采用数字波形合成技术，通过硬件电路和软件程序相结合，可输出自定义波形，如正弦波、方波、三角波及其他任意波形。波形的频率和幅度在一定范围内可任意改变。介绍了波形的生成原理、硬件电路和软件部分的设计原理。介绍了单 片机控制 D/A 转换器产生上述信号的硬件电路和软件编程、DAC0832 D/A转换器的原理和使用方法、AT89C52以及与设计电路有关的各种芯片、关于产 生不同低频信号的信号源的设计方案。该信号发生器具有体积小、价格低、 性能稳定、功能齐全的优点。

2 系统设计

2.1 方案

利用 AT89C52单片机采用程序设计方法产生锯齿波、 正弦波、矩形波三种波形，再通过 D/A转换器 DAC083将数字信号转换成模拟信号，经过滤波放大，最终由示波器显示出来，通过键盘来控制三种波形的类型选择、频率变化，最终输出显示其各自的类型以及数值。设计要求：

（1）利用单片机采用软件设计方法产生三种波形

（2）三种波形可通过键盘选择

（3）波形频率可调

（4）需显示波形的种类及其频率

2.2 器件选择

（1）通过单片机控制 D/A，输出三种波形。

（2）AT89C52单片机是一种高性能8位单片微型计算机。它把构成计算机的中央处理器CPU、存储器、寄存器、I/O接口制作在一块集成电路芯片中，从而构成较为完整的计算机、而且其价格便宜。

（3）采用 LCD液晶显示器1602。其功率小，效果明显，显示编程容易控制，可以显示字母。

2.3 总体系统设计

该系统采用单片机作为数据处理及控制核心，由单片机完成人机界面、系统 控制、信号的采集分析以及信号的处理和变换，采用按键输入，利用液晶显示电路输出数字显示的方案，将设计任务分解为按键电路、液晶显示电路等模块。

2.4 硬件实现及单元电路设计

2.4.1 单片机最小系统的设计

AT89C52是片内有ROM/EPRO的M单片机，因此，这种芯片构成的最小系统简单﹑可靠。用AT89C52单片机构成最小应用系统时，只要将单片机接上时钟电路和复位电路即可，如图 89C51单片机最小系统所示。由于集成度的限制，最小应用系统只能用作一些小型的控制单元。其应用特点：

（1）有可供用户使用的大量I/O口线。

（2）内部存储器容量有限。

（3）应用系统开发具有特殊性。

标准的AT89C52为8K程序空间，128字节的RAM，32条端口，5个中断，2个定时/计数器，12个时钟周期执行一条基本指令，最长的除法为48个周期。52 为8K程序空间，256字节的RAM，32条端口，6个中断，3个定时/计数器。

2.4.2 D/A 转换器

DAC0832是双列直插式8位 D/A 转换器。能完成数字量输入到模拟量 （电流）输出的转换。图3.5为 DAC0832的引脚图。其主要参数如下：分辨率为8位，转 换时间为1 mu;s，满量程误差为plusmn; 1 LSB，参考电压 ( 10/spangt;-10)V ，供电电源为 ( 5～ 15)V，逻辑电平输入与 TTL兼容。从图3-1 中可见，在 DAC0832中有两级锁存器，第一级锁存器称为输入寄存器，它的允许锁存信号为ILE，第二级锁存 器称为DAC寄存器，它的锁存信号也称为通道控制信号 /XFER。当 ILE 为高电平，片选信号 /CS和写信号 /WR1为低电平时，输入寄存器控制信号为1，这种情况下，输入寄存器的输出随输入而变化。此后，当 /WR1 由低电平变高时，控制信号成为低电平，此时，数据被锁存到输入寄存器中，这样输入寄存器的输出端不再随外部数据DB的变化而变化。对第二级锁存来说，传送控制信号/XFER和写信号/WR2 同时为低电平时，二级锁存控制信号为高电平，8位的DAC寄存器的输出随输入而变化，此后，当/WR2 由低电平变高时，控制信号变为低电平，于是将输入寄存器的信息锁存到 DAC寄存器中。

图 2-3 中其余各引脚的功能定义如下：

（1）DI7～DI0：8位的数据输入端，DI7 为最高位。

（2）IOUT1模拟电流输出端1，当 DAC寄存器中数据全为1时，输出电流最大，当DAC寄存器中数据全0时，输出电流为0。

（3）IOUT2：模拟电流输2，IOUT2与IOUT1的和为一个常数，