Maximising the Efficiency of a Class-D Audio Amplifier Output Stage

Robert Bakker, Dr Maeve Duffy

Power Electronics Research Centre

NUI Galway

Galway, Ireland

Abstract—This paper investigates different methods for improving the power efficiency of Class-D audio amplifier output stages. A standard half-bridge design is analysed and the effects of using Gallium Nitride (GaN) and Silicon Carbide (SiC) devices are considered. A new 2-phase interleaved output stage is proposed, and the advantages of this are discussed. The effect of the output low-pass filter parameters on power loss is also analysed. Simulation results of power efficiency of all of the proposed designs are presented. It is concluded that there is significant room to improve on the standard half-bridge Class-D amplifier design.

Keywords—Audio amplifier, Class-D, Pulse-Width-Modulation (PWM), Efficiency.

I. INTRODUCTION

With an increasing demand for high quality audio in consumer devices, as well as a global push towards more efficient energy usage, Class-D amplifiers have emerged as the number one topology in the area of audio power amplification [1]. Based on a switching output stage, as opposed to a linear output stage – these amplifiers can achieve extremely high efficiencies of up to 95% [2]. This high energy efficiency, as well as a small form factor, are the main reasons for the ClassD amplifierrsquo;s popularity and success. The majority of existing research is based around the modulation schemes and feedback loops, with an emphasis on audio performance and quality. Less attention is being paid towards the output stage and output filter components which handle the power conversion from the supply into the load, and therefore the biggest impact on efficiency can be made by improving the performance of these parts.

A detailed investigation focusing on the energy losses in the various components of the system is carried out – looking particularly at the output stage, as this is where most of the energy loss occurs in the system. The effect of Zero Voltage Switching (ZVS) and how this is influenced by the choice of component values in the circuit is investigated. Different output stage configurations are explored as well as the use of Silicon Carbide (SiC) and Gallium Nitride (GaN) switches for the output devices. Detailed simulations using accurate component models are carried out using SPICE simulation software to evaluate the performance of each design under the same operating conditions. The performance and efficiency are tested across a wide range of operating parameters in order to characterise each design under real world conditions. It is found that significant improvements in both efficiency and performance can be made by optimizing the component value in the circuit to achieve ZVS. It is also found that improvements can be realised by using different output stage topologies, as well as the use of SiC or GaN switching devices.

This work aims to develop new types of Class-D amplifiers with greater overall efficiency, particularly at lower power levels where the amplifier sees the most use. It also explores the amplifierrsquo;s performance, audio quality, as well as the effect on amplifier form factor.

II. CLASS-D AMPLIFIER OVERVIEW

Fig. 1 shows the block diagram of a Class-D amplifier. This type of design can be found in many consumer electronic devices such as mobile phones or laptops, as well as higher power applications such as wireless speakers, car radios, or even concert sound amplification. For these amplifiers, most of the power losses exist in the output stage as this is where all of the output power conversion is handled.

Fig. 1. Open-loop Class-D amplifier block diagram.

The Class-D amplifier has a theoretical efficiency of 100%, but this is not achievable in practice of course. Fig. 2 shows the efficiency of a typical Class-D design with a half-bridge output stage operating from 0% to 100% load. The peak efficiency is quite high (~95%), but this decreases significantly as the power level is reduced. This is important as an amplifier like this is seldom used at its full rated power, and whatrsquo;s worse, music typically has a high crest factor – meaning that the true RMS power usage of the amplifier is often only a fraction of the maximum power rating [3]. Together, this equates to a relatively low power efficiency in a normal usage scenario.

Fig. 3 shows the distribution of power output in different genres of music. This was generated by taking a popular track from each genre, and performing probability distribution analysis on the normalised power level in Octave. As shown in Fig. 3, and explored in detail in [4], the distribution of power output in music is concentrated towards the lower end of the power scale, with higher power burst only existing for very

Fig. 2. Typical Class-D amplifier efficiency vs. output power.

Fig. 3. Probability density of output power in music.

short time periods. Essentially, the RMS power of music is many times lower than the peak value. This highlights how the amplifier would seldom be used at or near its maximum power – and thus moving away from its maximum efficiency. Furthermore, when a user is listening to an audio device, they would not normally have the volume control at its maximum level – reducing the amplifierrsquo;s typical output power even more. By combining the data in Fig. 2 and 3, we can determine the actual power efficiency achieved by the amplifier under typical usage scenarios. Table 1 illustrates the efficiencies achieved by the amplifier at different power levels (i.e. volume levels), for the listed genres of music. It can be seen that at normal listening levels, the actual efficiency is much lower than the peak efficiency

剩余内容已隐藏，支付完成后下载完整资料

最大限度地提高d类音频放大器输出级的效率

Robert Bakker, Dr Maeve Duffy

电力电子研究中心

努伊·戈尔韦

高威,爱尔兰

摘要——本文研究了提高d类音频放大器输出级功率效率的不同方法。分析了标准的半桥设计，考虑了氮化镓(GaN)和碳化硅(SiC)器件的影响。提出了一种新的两相交叉输出阶段，并讨论了其优点。分析了输出低通滤波器参数对功率损耗的影响。给出了所有设计方案的功率效率仿真结果。结果表明，在标准的半桥式d级放大器设计中，有很大的改进空间。

关键词 音频放大器 d类 脉冲宽度调制(PWM) 效率

一、介绍

随着消费者设备对高质量音频的需求不断增加，以及全球对更有效的能源使用的推动，d类放大器已经成为音频功率放大领域的第一拓扑结构[1]。基于开关输出阶段，与线性输出阶段相反，这些放大器可以达到高达95%[2]的极高效率。这种高的能源效率，以及一个小的形式因素，是这类放大器的普及和成功的主要原因。现有的研究大多基于调制方案和反馈回路，重点是音频性能和质量。对输出级和输出过滤组件的关注较少，它们处理从供应到负载的能量转换，因此提高这些部件的性能对效率的影响最大。

对系统各部件的能量损失进行了详细的调查，特别是在输出阶段，因为这是系统中大部分能量损失发生的地方。研究了零电压开关(ZVS)对电路中元件值选择的影响。研究了不同的输出级配置，以及使用碳化硅(SiC)和氮化镓(GaN)开关用于输出设备。通过使用SPICE仿真软件对各设计在相同工况下的性能进行了详细的仿真。性能和效率通过广泛的操作参数进行测试，以便在真实的世界条件下描述每个设计。通过优化电路中元件的值来实现ZVS，可以实现效率和性能的显著提高。还发现，通过使用不同的输出阶段拓扑，以及SiC或GaN交换设备的使用，可以实现改进。

这项工作的目的是开发出更大的整体效率的新型d类放大器，特别是在功放最常用的低功耗级。它还探讨了放大器的性能、音频质量以及对放大器形式因素的影响。

二、d类放大器的概述

图1为d类放大器的框图。这种类型的设计可以在许多消费电子设备中找到，比如手机或笔记本电脑，以及诸如无线扬声器、汽车收音机、甚至音乐会声音放大等更高的电源应用。对于这些放大器，大部分的功率损耗都存在于输出阶段，因为这是处理所有输出功率转换的地方。

图1 开环类d放大方框图

d类放大器的理论效率为100%，但这在实践中是无法实现的。图2显示了一个典型的d类设计的效率，半桥的输出阶段从0%到100%的负载。峰值效率相当高(~95%)，但随着功率水平的降低，其效率显著降低。这是一个重要的放大器，像这样的放大器很少使用在它的全部额定功率，更糟糕的是，音乐通常有一个高的波峰因子-意味着真正的RMS功率使用的放大器通常只有一小部分的最大额定功率[3]。在正常使用场景中，这相当于一个相对较低的功率效率。

图3显示了不同类型音乐的功率输出分布。这是通过从每一种类型中获取一个流行的轨迹来产生的，并且在八度的正常功率水平上执行概率分布分析。如图3所示，并在[4]中进行了详细的探讨，音乐中功率输出的分布集中在功率谱的低端，在极短的时间内只存在较高的功率爆破。本质上，音乐的RMS功率比峰值低很多倍。这就突出了放大器如何很少被使用在或接近其最大的功率，从而远离它的最高效率。此外，当用户在听音频设备时，他们通常不会在音量控制的最大水平上控制音量——这将降低放大器的典型输出功率。结合图2和图3中的数据，我们可以确定放大器在典型使用场景下的实际功率效率。表1说明了在不同的功率级(即音量级别)的放大器所达到的效率，用于列出的音乐类型。可以看出，在正常的听力水平上，实际的效率远低于放大器的峰值效率。这当然非常依赖于通过放大器播放的材料，例如电影原声或对话框在这个例子中可以有完全不同的能量分布。在这种情况下，爵士音乐等更具活力的材料对整体效率有负面影响。通过提高较低功率区域的效率(放大器操作最多的区域)，我们可以实现更高的整体效率。因此，这项工作的目的是显著提高电力效率，特别是在这些地区，因此大大提高了整体的电力效率。

图2 典型的d类放大器效率与输出功率

图3 音乐输出功率的概率密度

表1

不同类型和功率级别的效率

三、输出级效率

d类放大器功率损耗的主要原因是输出开关器件、输出低通滤波器和栅极驱动电路。当然还有其他的组件消耗能量(包括控制电路)，但是这里的损失是最小的，超出了本文的范围。图4为参考放大器设计的损耗故障，如表2所示。图中显示，mosfet的损失在功率范围内，特别是开关损耗。除此之外，电感损耗在整个范围内几乎是恒定的，在较低的输出功率水平上变得很重要。因此，我们必须集中精力减少由这些组成部分造成的损失。

图4 参考放大器设计的损耗故障

表2

模拟放大器设计规范

本应用研究了SiC和GaN开关器件的使用，以及一种新的多相交叉设计。所有的设计都在相同的操作条件下进行了测试，以便对拓扑进行公平的比较。使用LTspice进行了仿真，并使用了精确的组件模型和仿真参数来保证结果的有效性。如表1中所述,最高功率100 W的8Ω被选为这是一个典型的放大器用于听力在国内的应用程序。输出低通滤波器由一个22micro;H电感和470 nF电容器基准电路,这是一个典型的配置在这个输出功率[5][6]。这些组件值产生约66 kHz的截止频率，允许音频信号通过未受影响的，同时充分地抑制400khz载波。[9]有一个使用的电感等效串联电阻(ESR)18 mΩ直流和电容器的ESR 37 mΩ,这是典型的用于这个应用程序的组件。在相同的条件下，除了驱动电路和死时间值外，还评估了替代开关器件。每台设备的死时间都被选择用来匹配所有放大器设计的射击次数和THD水平。

1.开关设备

为了使半桥的效率最大化，我们需要看一下输出级配置和开关设备。在标准半桥输出级的开关器件中有两种主要的功率损耗，即传导损耗和开关损耗[7]。这两种形式的损失在这个应用中都很明显，但是它们都依赖于许多参数，包括开关设备、输出滤波器、负载条件等。为了减少这些损耗器件，在电阻上的选择更低，同时也有更理想的开关特性。三个模拟是运行的一个使用标准硅设备，一个使用GaN设备，一个使用SiC设备。表3显示了模拟中使用的不同开关设备的电气特性。

表3

开关设备的电气特性

图5显示了用于模拟放大器的参考设计和测试台电路。产生了400 kHz PWM信号，并将1 kHz正弦波作为测试信号。图6所示的结果表明，GaN和SiC两种器件的性能都比传统的硅器件性能好，而GaN器件的整体性能也得到了最大的提高。GaN设备(EPC2016)低的导通电阻(16 mΩ)和超快开关——相当于其非常高的性能。

图5 参考设计和半桥试验台配置

图6 不同开关设备的功率效率与输出功率

2. 电感器的设计

在输出低通滤波器中存在显著的损耗，特别是在电感器中。这些包括在电感器和电容器上的ESR损耗，以及在使用磁性材料的情况下电感器的核心损耗。通过减少组件的ESR，以及为感应器选择合适的磁性材料，可以减少这些损失。在参考设计中，电感在输出功率范围内仅耗散超过1 W，如图4所示。这主要表现为由于电感引起的持续纹波电流造成的核心损耗。电感器的核心损耗依赖于核心材料及其大小，以及电感值本身。然而，电感器的价值也对输出阶段的效率产生了显著的影响，因为它影响了开关器件中传导损耗和开关特性(zv)之间的平衡。在图7和图8中可以看到不同电感值的影响，分别显示mosfet损耗和电感损失作为电感值的函数。这说明当电感损耗随着电感的减小而增加时，mosfet的损耗实际上减小，这是由于ZVS效应。然而，当这些效应组合在一起时，整体效率就会降低，因为电感损耗超过了较低的开关损耗。

图7 Mosfet损失vs EPC2016 (GaN)半桥的电感值

图8 电感损耗与电感值

为了减少这些损失，我们可以移除磁性材料，并创建一个空心电感器- - -基本上完全没有核心损失。缺点是，电感必须大得多才能达到相同的电感。但是由于mosfet损耗随着电感的减小而减小(直到传导损耗变得过高的程度)，我们可以使用低电感值空心电感器，这将会有一个小的形状因子和低损耗。选择5micro;H空心电感,效率图是图9所示与最初的设计。结果表明，效率有了很大的提高，特别是在较低的功率水平上。通过增加开关频率，使电感值变小，从而减小形状因子，可以进一步改进设计。

图9 电感损耗与电感值

3. 多相输出级

模拟了两种输出阶段拓扑结构，即两相交错半桥结构，以及标准单相半桥结构作为基准。如图10所示，两相电路使用两个半桥腿，通过单独的电感连接到负载上。个人腿驱动180°的阶段。用于比较的传统半桥设计与图5相似，但是在平行的高和低侧有两种装置，并联的两个电感器使其具有与两相设计相同的电流承载能力。因此,负载阻抗降低到4Ω为了利用额外的载流能力的电路。

图11的结果表明，在与标准半桥相同的频率下切换时，多相配置显示出非常相似的效率，尽管在较低的一端稍高一些。-该配置的唯一主要优点是由于切换[8]的交叉而减少了输出波纹。由于有效的开关频率增加了一倍，所以波纹被降低了，这也就等于增加了音频性能。然而，由于两相设计的频率加倍，我们可以将开关频率降低一半，仍然保持与传统的半桥设计相同的性能。通过这样做，减少了开关损耗，可以看到显著的效率改进——如图11所示。这种配置可能会扩展到n个阶段的系统，以提高效率和性能，尽管还没有对其进行评估。通过关闭放大器正在经历轻负载时的一些阶段，可以进一步提高效率，因为这将减少这些期间的开关损耗。

图10 二段式输出级配置

图11 两相半桥输出级效率vs输出功率

图6、9和11表明，使用SiC和GaN设备，以及可选的输出阶段拓扑，可以显著提高效率。这两种设计的结合可以实现更高的输出效率，尽管这还没有被评估。对于多阶段设计，有可能将系统扩展到多个阶段，并从设计中看到提高效率、当前和性能的好处。

四、结论和未来的工作

研究表明，通过使用可选的输出配置和/或交换设备，可以对d类放大器的效率进行显著的改进。在空闲和低端功率损耗以及输出功率范围内的改进，等同于在典型使用条件下的整体效率。工作正在进行中，以调查与新兴的半导体技术相结合的d类拓扑和控制技术的发展所提供的改进水平。

致谢

感谢爱尔兰研究委员会(IRC)为这项工作提供资金

引用

[1] E. Gaalaas, “Class D audio amplifiers: What, why, and how,” Analog Dialogue, vol. 40, no. 6, pp. 1–7, 2006.

[2] X. Jiang, J. Song, D. Cheung, M. Wang, and S. K. Arunachalam, “Integrated Class-D audio amplifier with 95% efficiency and 105 dB SNR,” IEEE J. Solid-State Circuits, vol. 49, no. 11, pp. 2387– 2396, 2014.

[3] R. Becker and W. Groeneweg, “A 1 watt audio amplifier in a standard digital 90-nm CMOS technology,” Proc. ESSCIRC 2005 31st Eur. Solid-State Circuits Conf., vol. 41, no. 7, pp. 255–258, 2005.

[4] J. A. S. Angus, “Matching The Amplifier To The Audio For Highly Efficient Linear Amplifiers,” AES 140th Conv., 2016.

[5] Silicon Laboratories, “Si824xClassD-KIT,” 2016. [Online]. Available: http://www.silabs.com/documents/public/userguides/Si824xClassD-KIT.pdf.

[6] I. Technologies, “IRAUDAMP7S 25W-500W Scalable Output Power Class D Audio Power Amplifier Reference Design Using the IRS2092S Protected Digital Audio Driver.” [Online]. Available: http://www.infineon.com/dgdl/iraudamp7s.pdf?fileId=5546d462533 600a40153569addc92bfb.

[7] M. Wolf, H. Du T. Mouton, J. W. Van Der Merwe, and F. Koeslag, “An investigation of switching and conduction losses in inverters under varying inductor ripple current,” IEEE AFRICON Conf., no. September, pp. 9–14, 2009.

[8] B. D. B

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[24477]，资料为PDF文档或Word文档，PDF文档可免费转换为Word