InGaP/GaAs均匀集成的HBT的热设计与表征外文翻译资料

英语原文共 9 页，剩余内容已隐藏，支付完成后下载完整资料

InGaP/GaAs均匀集成的HBT的热设计与表征

摘要-倒装芯片异质集成n-p-n InGAP/Ga作为异质结双极晶体管(HBTS)，在宽带隙AlN衬底上集成热管理，然后在GaAs衬底去除。 在没有热管理的情况下，集成后的衬底去除会显著加剧自热效应，由于器件自热过大，导致I-V特性差。 提出了一种涉及模拟（设计）、热表征、制造和评价的电热联合设计。 采用热阻热成像、电-温度敏感参数测温和红外热成像等方法，对不同结构下HBT的结温升高进行了评价。 为了降低集成器件的热阻，采用了结构修正辅助的被动冷却方案，即在器件和载体之间定位铟块散热器。通过在芯片集成HBT的活动区域附近实现热沉，结到基板的热阻降低了两倍，这一点通过结温测量和电性能的改善来揭示。 所提出的非均质集成方法不仅满足了电气需求，而且满足了热需求，为实现先进和健壮的III-V/Si异质集成电子学提供了深入的见解。

关键词：III-V半导体材料，异质结双极晶体管(HBTS)，红外(IR)成像，集成电路技术，温度测量，电子热管理，热电阻成像。

1. 介绍

基于III-V的异质结双极晶体管(HBTS)与光电器件、MEMS和CMOS电子学等不同技术的集成具有提高功能和增强能力的潜力。 特别是，具有无与伦比的高频性能和高功率增益的III-V电子学与传统的高密度Si CMOS电路的异质集成可以为混合信号和射频电路[1]提供性能增强。

III-V材料与硅的集成几十年来一直备受关注，并取得了不同程度的成功。 然而，目前还没有大规模的技术， 器件转移或外延转移方法达成这一目的是有希望的。 器件传输是很好的基础，通常用于光学和光子器件与其他电路的集成。 最相关的例子是使用倒装芯片组件将单个模具放置在CMOS晶片[2]上。 具有预先加长外延的衬底的转移不太常见，但它提供了更密切的集成，最小化器件寄生电容和衬底损耗[3]。

尽管有机会提高设备性能，但退化的热特性通常是三维异构集成[4]的结果。 为了保持单个器件的预整合电性能，在异质集成模块的早期设计阶段必须考虑器件的热阻抗。 例如，GaAs和InP基HBTS提供了优越的高速性能，比硅CMOS或双极器件具有更高的驱动电压。 然而，这些器件容易受到自热效应的影响，例如直流电流增益(beta;=IC/IB)随着单个器件VCE的增加而减小，以及多指器件[5]的电流崩溃。 GaAs衬底是一种相对较差的热导体，HBT结构的内部III-V三元复合材料具有比GaAs[6]低一个数量级的热导率。这些因素导致的热问题加剧，不仅会降低设备的性能，还会影响设备的可靠性。因此，热管理是实现高性能GaAs、As或PHBT异构集成的关键因素。

本文探讨了一种基于GaAs的HBT技术的热管理挑战和潜在的解决方案，该技术通过倒装芯片键合到绝缘、高导热率、AlN倒装芯片载体上进行异质集成。 该器件传输过程包括Ga作为基板去除的附加步骤，以提高尺寸、重量和功率。 为了降低翻转器的热阻，采用了被动冷却方案。 为设计目的进行了详细的热模拟。 为了验证该模型并评估热解的有效性，将模拟结果与从热电导热成像、电-温度敏感参数(E-TSP)测温和红外(IR)热成像测量的温度进行了比较。

图1 将GaAsHBT模具固定到载体上并拆除基板的集成方法的横截面示意图。(a)表面处理的HBT，装置下方有蚀刻停止层、带开口的绝缘层（均未显示）和粘合金属（不比例）。(b)HBT装置翻转到AlN载体上，具有配合凸起（未显示发射极粘合垫下的铟凸起），填充装置与载体之间的空隙，去除基板（不缩小）。(c)去除基板后，转移到AlN载体上的HBT的光学显微照相术。

1. 异质集成HBT的制备

通过分子束外延加长了InGaP/GaAs n-p-n HBT器件的外延层。所需的n GaAs子集电极、nminus; GaAs集电极、p GaAs基极和n InGaP发射极层连续沉积在未掺杂的半绝缘GaAs基板上。选择发射极InGaP组分来实现与GaAs衬底的晶格匹配。该基极是用碳掺杂的p GaAs。在发射极上添加了一个高掺杂/分级的Ga接触层，形成了低电阻欧姆接触。此外，还建立了InGaP发射极层，这样也可以作为外在基底区域上的钝化窗台，以减少表面复合。发射极区域为10mu;mtimes;50mu;m。通过适当的金属层的蚀刻和金属接触点的沉积来完成该结构。利用自旋上的苯并环丁烯实现了水平间介电介质的平面化。更多关于标准发射器向上配置HBT及其制造过程的细节可以在[5]和[7]中找到。

可进行集成的方法，如图1所示。采用标准HBT工艺制作的单个发射极上HBT模具[图1(a)]，并将芯片结合到AlN载体上，用填充环氧树脂填充任何空隙，然后移除GaAs衬底[图1(b)]。标准HBT工艺的唯一变化是在外延生长过程中在装置下方添加蚀刻停止层、接触垫上的附加Si3N4绝缘层，具有开口以减少沿痕迹的横向金属（铟）扩散、凹凸金属化以及垫上的金属接合（铟）碰撞。载体基板具有与最终HBT层相同的互连金属、绝缘体和保险杠，其凸点图案与HBT模具相匹配。

图2 集成前后器件的I-V特性。 对于所有情况，IB从0增加到125mu;A，增加25mu;A，Tbase=25°C。 发射极向上配置对应于图中所示的设备配置。 1(a)。 器件翻转片与AlN载体结合，GaAs衬底仍然附加，显示出与正常发射极向上配置相当的电气性能。 基片去除后，器件集电极电流随VCE的增加而大幅度减小，由于过多的自热，出现了较大的NDR。

虽然集成后的基板去除降低了整体模具高度并消除了基板寄生，但这一过程显著加剧了直接影响器件电气性能的自热(图 2)。 为了降低集成器件的热阻，在器件和载体之间放置了铟块散热器。 各种设计进行了测试，如图3所示. 在互连线上的设备旁边放置散热器在容易制造和设备产量方面是很有吸引力的。 研究了不同尺寸的HBT发射金属上的散热器的有效性。 由于发射器下产生的热量可以通过散热器更直接地消散，因此发射器散热器有望表现出更好的热性能

图3 (a)倒装芯片集成装置的散热片设计，其基板被移除。 (b)选定的三维代表。

表一 热导率

1. 热模拟

利用COMSOL多物理模型建立了一个稳态三维热模型，以了解异质集成器件的热散热器设计行业。 材料热导率是从文献报道的数值中选择的，这说明了温度依赖性和合金化效应（表一）。通过将模拟结果与第四节详细介绍的实验技术测量的温度进行比较，验证了所选建模参数的使用。 假设热产生(从0.05到0.25W)均匀地发生在一个立方体积内，其足迹等于发射区(10mu;mtimes;50mu;m)，从基极-发射极结垂直延伸到集电极/集电极界面。 为了简化模型，忽略了有限基阻引起的发射极条纹外围的发射极电流拥挤，从而假定热源在发射极宽度上是均匀的。 对于标准发射极器件，假定衬底下的基温为50°C，以匹配用于热表征的实验参数。 对于倒装芯片集成器件，在载流子基面上采用相同的等温温度边界条件。对于暴露在室温(22°C)空气中的所有其他表面，采用自然对流边界条件(h=5 W/m2K)。模型几何是基于实际的设备掩模布局和最小的简化假设，因为金属痕迹和通孔结构在输送热量方面起着至关重要的作用，特别是对于倒装芯片集成设备。 包括图1在内的横截面图中没有表示通孔和接口层的细节。

1. 实验测温技术

采用热电导热成像、E-TSP测温和红外热成像对器件进行了温度测量。 这些测试是为了确认用于为集成器件模块设计热解决方案的热模型的有效性。 还通过标准直流特性评估了热管理的改进。

1. 热反射热成像

热阻热成像检测材料表面反射率随温度升高的变化。 由于大多数材料的热选系数[15]很小，因此采用锁定技术来提高信噪比，以获得良好的温度图像。

采用MicrosanjNT210B对不同配置下HBT的温升进行了评估。 在锁定信号频率为1k Hz的情况下，用周期的10%占空比平方电压脉冲(VCE=1-7V)操作HBT，而IB保持在恒定值(200mu;A)。 选择这种偏置方案是为了确保器件温度达到与直流偏置所达到的稳态值相等。 在所有情况下，在启动方形VCE脉冲后，进行了99.9mu;s的状态测量[100ns发光二极管(LED)脉冲的应用。 一个20times;的目标被用来收集图像。 衍射限制的空间分辨率lt;1mu;m用于所有测量。 使用1624times;1236像素电荷耦合器件相机，探测器分辨率为0.45mu;m/像素。

查询470nm，530nm（这两个波长对金[16]具有很高的灵敏度），并利用白脉冲LED照明通过靶向电镀金电极和互连线来测量发射极向上配置的HBT中的温升。 测定了各波长的温度电导系数为、和。 对于倒装芯片集成器件，用455nm脉冲LED测量亚收集器(GaAs)的背面，其中热电导系数为。 校准（以获得热选系数）和测量程序与[17]中描述的相似。

用于发射极向上配置的暴露的金金属表面提供足够的信号，具有明确的校准程序，并且在空间上接近发射极区域（具有峰值温度）。 因此，该方法有望提供足够的精度来验证所开发的热模型。

B、 基于电-温敏感参数的结温估计

电子TSP测温[18]是一种非侵入性和快速的技术，只需要简单的实验设备。 此外，对于完全封装的设备，测量不受设备布局的限制。 然而，必须注意选择可适用于被检查晶体管的校正简化假设，这取决于其类型、材料系统和操作条件。 本文采用的E-TSP方法[18]将电流增益（beta;）的变化与器件结温升相关联，并在[19]中报道，以提供可靠和准确的方法来量化GaAs基H BTs中的结温。 这种E-TSP方法依赖于HBT输出特性中的NDR，这些特性源于自热效应，并且只需要在不同的基准温度下以固定的IB值进行标准的直流IC-VCE测量。这种方法的独特性在于它可以解释热阻(RTH)在一定的基板温度(Tbase)下对耗散功率(PD)的依赖性)。 技术中的关键假设忽略了：1)早期效应（基宽调制)；2)准饱和；3）雪崩乘法。 第一和第二假设通常适用于GaAs HBTs。 第三个假设适用于HBT在线性区域（前向主动模式）中工作的特征，VCE低于击穿电压。 从E-TSP方法中提取的温度表示器件的活动区域（基-发射极结）的平均温度。

设备被偏置在一个共同的发射机配置，并在正向主动操作模式下进行测试。 参考基板温度选择Tbase=50°C。 将VCE从0扫到sim;7V，测量IC，而IB保持在200mu;A的标准发射极和倒装芯片集成器件。 当从电特性中提取结温上升时，排除饱和区域内的数据，选择VCE的上限足够低，以防止击穿(比设计的BVceo少7倍以上)或热诱导的永久退化。 在TB=40°C-60°C的基础温度下，用Agilent4155C半导体参数分析仪进行HBT直流表征，并以10°C增量。

这种方法的实验过程比其他两种光学测热技术要简单得多。此外，它是能够检测在基板仍然存在的翻转芯片集成HBT的活性区域的温度上升的唯一技术。

C、 红外热成像

红外热像是一种广泛应用的电子器件温度分布成像工具。 这是一种利用表面自然发射的红外辐射的无源光学技术。 红外热像仪是用量子聚焦仪器InfraScopeII红外显微镜进行的，配有1024times;1024元素IN SB检测器。 对器件表面进行了无发射率增强预处理（黑色涂层）的案例研究。 选择12times;放大，采样分辨率为1.03mu;m/像素，衍射有限空间分辨率为2.9mu;m。 用均匀加热到50°C的器件进行逐像素发射率校正。测量总发射率，该方法是最敏感的材料具有高发射率（即，不是金属）。 由于大多数材料对红外辐射至少是半透明的，所以采样体积可以相对较大。 因此，推导出的温度是一个体积平均值，不仅包括加热结，而且包括下面的冷区。

1. 结果和讨论

图2显示了自加热对无热考虑制造的倒片集成装置（基板拆除）的I-V特性的影响。随着施加恒定的IB的VCE增加，HBT中的功率耗散增加，使结温度高于环境温度。随着在较高温度下的增益减小，集电极电流IC随VCE的增加而逐渐减小，表现出NDR。在高功率的情况下，在标准发射器配置的设备和具有完整基底的集成HBT中都能观察到这个NDR。翻转芯片连接的HBT，包括基板，仍然表现出与标准发射器上升装置相似的电特性。然而，对于去除基底的集成设备，自热效应更加明显，并在低功率条件下表现出来。

在GaAs n-p-n HBTs中，从基极注入发射极的空穴比从发射极注入基极的电子经历更大的势垒。 理想电子注入与不理想空穴注入的比值与因子成正比，其中是电子和空穴[20]的有效能垒差。 在高于室温的温度下，基发射极异质结的有效势垒差减小。 在高温下操作的HBT中，不良载流子空穴注入量的增加有助于降低beta;值。 即使GaAs衬底不是大的热导体(室温下sim;55W/mK)，但比表面积与器件尺寸相比非常大。 经过倒装芯片集成后，该基板在横向传播热量远离HBT方面起着有效的作用。随着器件基板的去除，HBT中产生的热量只通过薄金属互连线横向输送，垂直通过BCB/环氧底充(这两种材料的热导率都比GaAs低两个数量级)，并通过环境空气中的自然对流。 这三条路径在热传输方面都非常低效，并导致器件自热过大。 从热限制中降级的器件性能如图2所示。由于电流崩溃现象的潜在[20]，集成多手指（发射极）GaAs HBT器件的情况预计将更加糟糕。

为了减轻过度自热的不良后果，在翻转的HBTS和AlN测试载体之间插入铟热凸包，以促进垂直热传输到具有高导热率(室温下为285W/mK)的载体)。 所研究的热凸点（散热器）设计如图3所示。 所建议的集成方案（倒装芯片集成，然后去除基板)的设计目标是优化热凸放置并最小化其大小，以便集成设备(移除基板）将经历类似于或低于标准发射极向上风格的HBT在相同功率条件下的结温上升。 为此，建立了详细的三维热模型。 为了验证其结温预测，将模拟结果与实验确定的无热凸点插入的发射极和集成器件的温度进行了比较。

剩余内容已隐藏，支付完成后下载完整资料

资料编号：[606312]，资料为PDF文档或Word文档，PDF文档可免费转换为Word

1. 热模型置信基础